#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

## 特開平10-256503

(43)公開日 平成10年(1998) 9月25日


(51) Int.Cl. <sup>6</sup>		設別記号		FI					- <del>-</del>
H01L	27/108			H 0	1 L	27/10		681C	
	21/8242	3 0 1				21/28		301R	
	21/28						301S		
								301T	
						27/04		С	
			審查請求	未請求	請求	項の数12	OL	(全 15 頁)	最終頁に続く
(21)出願番号		<b>特顏平9-60800</b>		(71)	出願人	000006	013		
(D1) MEN H . )	•	11254 10 00000		(1.27)		三菱電		<b>全計</b>	
(22) 出籍日		平成9年(1997)3月14日						スェ 区丸の内二丁	月2番3号
				(71)	出願人				
						菱電セ	ミコン	ダクタシステ	ムエンジニアリ
						ング株	式会社		
						兵庫県	9丹市	福原4丁目1	番地
				(72)	発明者	松下	球		
						兵庫県	尹丹市	温原四丁目1	番地 菱電セミ
						コンダ	クタシ	ステムエンジ	ニアリング株式
						会社内			
				(74)	代理人	. 弁理士	宫田	金雄 (外	2名)
									最終頁に続く

#### (54) 【発明の名称】 半導体装置及びその製造方法


#### (57)【要約】


【課題】 従来の半導体装置においては、キャパシタの P t からなる上部電極に接続される A 1 配線を形成後、熱処理を加えることで A 1 配線と上部電極を構成する P t とが反応し、キャパシタ及び金属配線の電気特性が劣化するという問題があった。

【解決手段】 キャパシタの下部電極上にバリア層、ストッパ層、密着層を積層した構造とすることで、キャパシタの上部電極と、その上に形成される金属配線とが、熱処理を加えた場合においても互いに反応しないように、十分にバリア性を持たせる。また、A1配線を埋め込みコンタクトを形成するためのコンタクトホールの開口時にもオーエッチングを抑制でき、さらに、キャパシタの上部電極と、その上に積層される層間絶縁膜との密着性を確保できる。









15a: MOS トランジスタ 15b: キャパシタ

#### 【特許請求の範囲】

【請求項1】 半導体基板上に形成され、Ptを主成分 とする物質からなる対向電極間に、髙誘電体膜若しくは 強誘電体膜を配置したキャパシタを有し、少なくとも上 記対向電極のうち一方の電極と上記一方の電極に対し電 気的に接続されるAl配線との間に、バリア層、ストッ バ層、密着層が順次積層されてなる導電膜が配置形成さ れた半導体装置において、上記バリア層は、Ti系、T iSi<sub>\*</sub>系、Ta系、TaSi<sub>\*</sub>系、W系、WSi<sub>\*</sub>系の 単体及び窒化物、酸化物、酸化窒化物若しぐはRuO。 (0≤x≤2)のうちのいずれかから構成され、上記ス トッパ層は、Pt、Si、Pt<sub>(1-x)</sub>Si<sub>x</sub>(0<x< 1)、RuO<sub>x</sub>(0≤x≤2)のうちから選ばれる一つ の物質からなる単層若しくは上記物質のうちから選ばれ る少なくとも二つの上記物質の積層から構成され、上記 密着層は、Ti系、TiSix系、Ta系、TaSi \*系、W系、WSi\*系の単体及び窒化物、Si単体のい ずれかから構成されることを特徴とする半導体装置。

【請求項2】 半導体基板上に形成され、Ptを主成分 とする物質からなる対向電極間に、高誘電体膜若しくは 20 強誘電体膜を配置したキャパシタを有し、少なくとも上 記対向電極のうち一方の電極と上記一方の電極に対し電 気的に接続されるAI配線との間に、バリア層、ストッ バ層が順次積層されてなる導電膜が配置形成された半導 体装置において、上記バリア層は、Ti系、TiSi。 系、Ta系、TaSix系、W系、WSix系の単体及び 窒化物、酸化物、酸化窒化物若しくはRuO。(0≤x) ≤2)のうちのいずれかから構成され、上記ストッパ層 は、Si、Pt(1-x)Six(0<x<1)のうちのいず れかの単層の物質、若しくは上記物質のうちから選ばれ る少なくとも2つの上記物質の積層で構成されることを 特徴とする半導体装置。

【請求項3】 半導体基板上に形成され、Ptを主成分 とする物質からなる対向電極間に、高誘電体膜若しくは 強誘電体膜を配置したキャパシタを有し、少なくとも上 記対向電極のうち、他方の電極よりも広い平行面積を有 する一方の電極と上記一方の電極に対し電気的に接続さ れるA1配線との間に、Ti系、TiSix系、Ta 系、TaSix系、W系、WSix系の単体及び窒化物、 酸化物、酸化窒化物若しくはRuOx(O≤x≤2)の うちのいずれかから構成されるバリア層を配置すること を特徴とする半導体装置。

【請求項4】 半導体基板上に形成され、Ptを主成分 とする物質からなる対向電極間に、高誘電体膜若しくは 強誘電体膜を配置したキャパシタを有し、少なくとも上 記対向電極のうち一方の電極と上記一方の電極に対し電 気的に接続されるAl配線との間に、Si単体からなる 密着層を配置することを特徴とする半導体装置。

【請求項5】 半導体基板上に形成され、Ptを主成分

強誘電体膜を配置したキャパシタを有し、少なくとも上 記対向電極のうち一方の電極と上記一方の電極に対し電 気的に接続されるAI配線との間に、ストッパ層、密着 層が順次積層されてなる導電膜が配置形成された半導体 装置において、上記ストッパ層は、RuOx(0≤x≤ 2) から構成され、上記密着層は、Ti系、TiSix 系、Ta系、TaSix系、W系、WSix系の単体及び 窒化物、Si単体のいずれかから構成されることを特徴 とする半導体装置。

【請求項6】 導電膜は、DRAM (Dynamic Random A ccess Memory) メモリセルを構成するキャパシタの一方 の電極と、上記一方の電極に電気的に接続され、GND 電位が供給されるAI配線との接続部に介在させること を特徴とする請求項1、2、5のいずれか一項記載の半 導体装置。

【請求項7】 導電膜は、DRAMメモリセルを構成す るキャパシタの一方の電極と、上記メモリセルを構成す るMOS (Metal Oxide Semiconductor) トランジスタ の一方のソース/ドレイン電極の電位が供給されるA 1 配線との接続部に介在させることを特徴とする請求項 1、2、5のいずれか一項記載の半導体装置。

【請求項8】 導電膜を構成するストッパ層及び密着層 がそれぞれPt及びSiにより構成される場合、若しく は上記ストッパ層がPt上にSiが積層された複数層か ら構成される場合、上記Pt上に上記Siを成膜後、加 えられる熱処理によって、上記Ptと上記Siの一部若 しくは全部が反応しPt(1-x, Six(0<x<1)とな り、上記導電膜は上記Pt<sub>(1-x)</sub>Si<sub>x</sub>(0<x<1)を 含む膜となることを特徴とする請求項1、2のいずれか 一項記載の半導体装置。

【請求項9】 半導体基板上に形成されPtを主成分と する物質からなるキャパシタの一方の電極上に、バリア 層、ストッパ層、密着層が順次積層されてなる導電膜を 積層する工程、上記導電膜上に積層された層間絶縁膜に 対し、選択的に異方性エッチングを行い、少なくとも上 記導電膜の一部が露出する状態のコンタクトホールを形 成する工程、少なくとも上記コンタクトホール内壁にバ リアメタル層を介してAlを充填してコンタクトを形成 する工程、上記コンタクトの形成時に上記層間絶縁膜上 40 に積層されたA1に対してパターニングを行い、上記一 方の電極に電気的に接続するAl配線を形成する工程を 含み、上記導電膜を構成する上記バリア層はTi系、T iSi<sub>\*</sub>系、Ta系、TaSi<sub>\*</sub>系、W系、WSi<sub>\*</sub>系の 単体及び窒化物、酸化物、酸化窒化物若しくはRuO, (0≤x≤2)のうちのいずれかから構成し、上記スト ッパ層はPt、Si、Pt<sub>(1-x)</sub>Si<sub>x</sub>(0<x<1)、 RuOx(0≤x≤2)のうちから選ばれる一つの物質 からなる単層若しくは上記物質のうちから選ばれる少な くとも2つの上記物質の積層で構成され、上記密着層は とする物質からなる対向電極間に、高誘電体膜若しくは 50 Ti系、TiSix系、Ta系、TaSix系、W系、W

Si、系の単体及び窒化物、Si単体のいずれかから構 成することを特徴とする半導体装置の製造方法。

【請求項10】 半導体基板上に形成されPtを主成分 とする物質からなるキャパシタの一方の電極上に、スト ッパ層、密着層が順次積層されてなる導電膜を積層する 工程、上記導電膜上に積層された層間絶縁膜に対し、選 択的に異方性エッチングを行い、少なくとも上記導電膜 の一部が露出する状態のコンタクトホールを形成する工 程、少なくとも上記コンタクトホール内壁にバリアメタ ル層を介してAlを充填してコンタクトを形成する工 程、上記コンタクトの形成時に上記層間絶縁膜上に積層 されたAIに対してバターニングを行い、上記一方の電 極に対して電気的に接続されたAI配線を形成する工程 を含み、上記導電膜のうち上記ストッパ層はRuO 、(0≦x≦2)から構成し、上記密着層はTi系、T iSi<sub>\*</sub>系、Ta系、TaSi<sub>\*</sub>系、W系、WSi<sub>\*</sub>系の 単体及び窒化物、Si単体のいずれかから構成すること を特徴とする半導体装置の製造方法。

【請求項11】 半導体基板上に形成されPtを主成分 とする物質からなるキャパシタの一方の電極上に、パリ ア層、ストッパ層が順次積層されてなる導電膜を積層す る工程、上記導電膜上に積層された層間絶縁膜に対し、 選択的に異方性エッチングを行い、少なくとも上記導電 膜の一部が露出する状態のコンタクトホールを形成する 工程、少なくとも上記コンタクトホール内壁にバリアメ タル層を介してAIを充填してコンタクトを形成する工 程、上記コンタクトの形成時に上記層間絶縁膜上に積層 されたAIに対してパターニングを行い、上記一方の電 極に対して電気的に接続されたA1配線を形成する工程 を含み、上記導電膜のうち上記バリア層はTi系、Ti Six系、Ta系、TaSix系、W系、WSix系の単 体及び窒化物、酸化物、酸化窒化物若しくはRuO x(0≤x≤2)のうちのいずれかから構成し、上記ス トッパ層はSi、 $Pt_{(1-x)}Si_{x}(0 < x < 1)$  のうち から選ばれる一つの物質からなる単層、若しくは上記物 質のうちから選ばれる少なくとも2つの上記物質の積層 で構成されることを特徴とする半導体装置の製造方法。

【請求項12】 導電膜を構成するストッパ層及び密着 層がそれぞれPt及びSiにより構成される場合、若し くは上記ストッパ層がPt上にSiが積層された複数層 40 から構成される場合、上記Pt上に上記Siを成膜後、 加えられる熱処理によって、上記Ptと上記Siの一部 若しくは全部が反応しPt(1-x)Six(0<x<1)と なり、上記導電膜は上記Pt;1-x1Six(0<x<1) を含む膜となることを特徴とする請求項9、11のいず れか一項記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】この発明は、半導体装置内に

に接続されるプラグ(コンタクト)との接続状態を良好 にするための技術に関するものであり、良好な電気特性 を有する半導体装置の構造と、その半導体装置を得るた めの製造方法に関するものである。

#### [0002]

【従来の技術】次に、従来の技術である特開平5-90 606号公報に開示された発明の概要について説明す

【0003】図10は、特開平5-90606号公報の 10 発明による半導体装置の断面図を示すものであり、半導 体基板101上の活性領域となる領域上にMOSトラン ジスタが形成され、半導体基板101上の不活性領域と なる領域(LOCOS (LOCal Oxidation of Silicon) 分離膜102が形成された領域)上には所定の絶縁膜を 介して、キャパシタが形成されている。このMOSトラ ンジスタは、半導体基板101の表面にチャネルとなる 領域を挟んでソース/ドレイン領域103a、103b を形成しており、チャネルとなる領域上にはゲート絶縁 膜104を介してゲート電極105が形成された状態と なっている。

【0004】またLOCOS分離膜102上には層間絶 縁膜106を介してキャパシタの下部電極107が形成 され、この下部電極107を覆うように強誘電体膜10 8が積層されている。この強誘電体膜108の表面上 の、下部電極107に対向する位置に上部電極109が 形成され、この上部電極109上にはTi、TiNから なる金属膜110が成膜されている。また下部電極10 7と上部電極109はいずれもPtにより構成されてい る。

【0005】金属膜110上を含む半導体基板101の 30 全面に積層された層間絶縁膜111の上にはソース/ド レイン領域103a、103bに、それぞれと電気的に 接続されたAI配線112、113が形成されている。 このA1配線113は、層間絶縁膜111内に形成され たコンタクト113aを介して金属膜110の一方に接 続され、キャパシタの上部電極109とMOSトランジ スタのソース/ドレイン領域103bとを接続してい

【0006】このように形成された半導体装置において は、キャパシタを構成する上部電極109とA1配線1 13との間にTiNまたはTiからなる金属膜110を 設けたことにより、A 1配線113を形成後に500℃ 程度の髙温で熱処理を行っても、上部電極109を構成 するPtとA1配線113のA1とが反応して、上部電 極109の膜質を劣化させることなく、信頼性の高い半 導体装置を得ることができた。

【0007】しかし、従来の技術による半導体装置で は、ソース/ドレイン領域103bとキャパシタの上部 電極109とを接続するためのA1配線113を第二層 構成されるキャパシタと、このキャバシタの一方の電極 50 目の層間絶縁膜111上に積層する配置としているた

め、必然的にA1配線113の配線抵抗が大きくなり、 さらに縦方向への半導体装置の寸法が大きくなっていた ため、素子の微細化という面でも問題があった。またM OSトランジスタとキャパシタとをそれぞれ半導体基板 101表面の異なる位置に配置しなくてはならないた め、横方向(半導体基板の一主面に対する水平方向)の 寸法の微細化にも限界があり、問題となっていた。 【0008】

【発明が解決しようとする課題】この発明は上記のような問題を解決するためになされたものであり、素子の微 10 細化に適応した構造を得、キャパシタの一方の電極に接続される金属配線とPt電極との熱処理時の反応を抑制し、良好な電気特性の半導体装置を得ること、さらにその製造方法を得ることを目的とする。

#### [0009]

【課題を解決するための手段】この発明の請求項1に記 載の半導体装置は、半導体基板上に形成され、Ptを主 成分とする物質からなる対向電極間に、高誘電体膜若し くは強誘電体膜を配置したキャパシタを有し、少なくと も上記対向電極のうち一方の電極と上記一方の電極に対 し電気的に接続されるAI配線との間に、バリア層、ス トッパ層、密着層が順次積層されてなる導電膜が配置形 成された半導体装置において、上記バリア層は、Ti 系、TiSix系、Ta系、TaSix系、W系、WSi x系の単体及び窒化物、酸化物、酸化窒化物若しくはR  $uO_{x}(0 \le x \le 2)$  のうちのいずれかから構成され、 上記ストッパ層は、Pt、Si、Pt(1-x)Six(0く x<1)、RuO<sub>x</sub>(0 $\leq x\leq 2$ )のうちから選ばれる 一つの物質からなる単層若しくは上記物質のうちから選 ばれる少なくとも二つの上記物質の積層から構成され、 上記密着層は、Ti系、TiSix系、Ta系、TaS i x 系、W 系、W S i x 系の単体及び窒化物、S i 単体の いずれかから構成されるものである。

【0010】また、この発明の請求項2に記載の半導体装置は、半導体基板上に形成され、Ptを主成分とする物質からなる対向電極間に、高誘電体膜若しくは強誘電体膜を配置したキャパシタを有し、少なくとも上記対向電極のうち一方の電極と上記一方の電極に対し電気的に接続されるA1配線との間に、バリア層、ストッパ層が順次積層されてなる導電膜が配置形成された半導体装置 40において、上記バリア層は、Ti系、TiSi、系、Ta系、TaSi、系、W系、WSi、系の単体及び窒化物、酸化物、酸化窒化物若しくはRuO、(0 $\le$ x $\le$ 2)のうちのいずれかから構成され、上記ストッパ層は、Si、Pt $_{(1-x)}$ Si、(0<x<1)のうちのいずれかの単層の物質、若しくは上記物質のうちから選ばれる少なくとも2つの上記物質の積層で構成されるものである。

【0011】さらに、この発明の請求項3に記載の半導 記Pt体装置は、半導体基板上に形成され、Ptを主成分とす 50 ある。

る物質からなる対向電極間に、高誘電体膜若しくは強誘電体膜を配置したキャパシタを有し、少なくとも上記対向電極のうち、他方の電極よりも広い平行面積を有する一方の電極と上記一方の電極に対し電気的に接続される A 1 配線との間に、T i 系、T i S i 、系、T a 系、T a 系、T a 系、T a 系、T a 系、T a 数 T a 数 T a 数 T a 数 T a

0 【0012】また、この発明の請求項4に記載の半導体 装置は、半導体基板上に形成され、Ptを主成分とする 物質からなる対向電極間に、高誘電体膜若しくは強誘電 体膜を配置したキャパシタを有し、少なくとも上記対向 電極のうち一方の電極と上記一方の電極に対し電気的に 接続されるAI配線との間に、Si単体からなる密着層 を配置するものである。

【0013】さらに、この発明の請求項5に記載の半導 体装置は、半導体基板上に形成され、Ptを主成分とす る物質からなる対向電極間に、高誘電体膜若しくは強誘 電体膜を配置したキャパシタを有し、少なくとも上記対 向電極のうち一方の電極と上記一方の電極に対し電気的 に接続されるAI配線との間に、ストッパ層、密着層が 順次積層されてなる導電膜が配置形成された半導体装置 において、上記ストッパ層は、RuOx(0≤x≤2) から構成され、上記密着層は、Ti系、TiSi、系、 Ta系、TaSix系、W系、WSix系の単体及び窒化 物、Si単体のいずれかから構成されるものである。 【0014】また、この発明の請求項6に記載の半導体 装置は、上記の請求項1、2、5に対応の手段に加え、 導電膜は、DRAM (Dynamic Random Access Memory) 30 メモリセルを構成するキャパシタの一方の電極と、上記 一方の電極に電気的に接続され、GND電位が供給され るAI配線との接続部に介在させるものである。 【0015】さらに、この発明の請求項7に記載の半導 体装置は、上記の請求項1、2、5に対応の手段に加 え、導電膜は、DRAMメモリセルを構成するキャパシ タの一方の電極と、上記メモリセルを構成するMOS (Metal Oxide Semiconductor) トランジスタの一方の ソース/ドレイン電極の電位が供給されるA1配線との 接続部に介在させるものである。

【0017】さらに、この発明の請求項9に記載の半導 体装置の製造方法は、半導体基板上に形成されPtを主 成分とする物質からなるキャパシタの一方の電極上に、 バリア層、ストッパ層、密着層が順次積層されてなる導 電膜を積層する工程、上記導電膜上に積層された層間絶 縁膜に対し、選択的に異方性エッチングを行い、少なく とも上記導電膜の一部が露出する状態のコンタクトホー ルを形成する工程、少なくとも上記コンタクトホール内 壁にバリアメタル層を介してA1を充填してコンタクト を形成する工程、上記コンタクトの形成時に上記層間絶 10 縁膜上に積層されたAlに対してパターニングを行い、 上記一方の電極に電気的に接続するAI配線を形成する 工程を含み、上記導電膜を構成する上記バリア層はT i 系、TiSix系、Ta系、TaSix系、W系、WSi 、系の単体及び窒化物、酸化物、酸化窒化物若しくはR uOx(0≤x≤2)のうちのいずれかから構成し、上 記ストッパ層はPt、Si、Pt﹝ュ-xゥSiѫ(0<x< 1)、 $RuO_x$ ( $0 \le x \le 2$ )のうちから選ばれる一つ の物質からなる単層若しくは上記物質のうちから選ばれ る少なくとも2つの上記物質の積層で構成され、上記密 20 る。 着層はTi系、TiSix系、Ta系、TaSix系、₩ 系、WSix系の単体及び窒化物、Si単体のいずれか から構成するものである。

【0018】また、この発明の請求項10に記載の半導 体装置の製造方法は、半導体基板上に形成されPtを主 成分とする物質からなるキャパシタの一方の電極上に、 ストッパ層、密着層が順次積層されてなる導電膜を積層 する工程、上記導電膜上に積層された層間絶縁膜に対 し、選択的に異方性エッチングを行い、少なくとも上記 導電膜の一部が露出する状態のコンタクトホールを形成 する工程、少なくとも上記コンタクトホール内壁にバリ アメタル層を介してAIを充填してコンタクトを形成す る工程、上記コンタクトの形成時に上記層間絶縁膜上に 積層されたA1に対してパターニングを行い、上記一方 の電極に対して電気的に接続されたAl配線を形成する 工程を含み、上記導電膜のうち上記ストッパ層はRuO x(0≤x≤2)から構成し、上記密着層はTi系、T iSi<sub>\*</sub>系、Ta系、TaSi<sub>\*</sub>系、W系、WSi<sub>\*</sub>系の 単体及び窒化物、Si単体のいずれかから構成するもの

【0019】さらに、この発明の請求項11に記載の半 導体装置の製造方法は、半導体基板上に形成されPtを 主成分とする物質からなるキャパシタの一方の電極上 に、バリア層、ストッパ層が順次積層されてなる導電膜 を積層する工程、上記導電膜上に積層された層間絶縁膜 に対し、選択的に異方性エッチングを行い、少なくとも 上記導電膜の一部が露出する状態のコンタクトホールを 形成する工程、少なくとも上記コンタクトホール内壁に バリアメタル層を介してAlを充填してコンタクトを形 成する工程、上記コンタクトの形成時に上記層間絶縁膜 50 との発明の特徴となる導電膜10が積層された状態とな

上に積層されたA1に対してパターニングを行い、上記 一方の電極に対して電気的に接続されたAl配線を形成 する工程を含み、上記導電膜のうち上記バリア層はTi 系、TiSix系、Ta系、TaS·ix系、W系、WSi 、系の単体及び窒化物、酸化物、酸化窒化物若しくはR uOx(0≤x≤2)のうちのいずれかから構成し、上 記ストッパ層はSi、 $Pt_{c1-x}$ ,  $Si_x$  (0 < x < 1) の うちから選ばれる一つの物質からなる単層、若しくは上 記物質のうちから選ばれる少なくとも2つの上記物質の 積層で構成されるものである。

【0020】また、この発明の半導体装置の製造方法 は、請求項9、11に対応の手段に加え、導電膜を構成 するストッパ層及び密着層がそれぞれPt及びSiによ り構成される場合、若しくは上記ストッパ層がPt上に Siが積層された複数層から構成される場合、上記Pt 上に上記Siを成膜後、加えられる熱処理によって、上 記Ptと上記Siの一部若しくは全部が反応しPt (1-x) S i x (0 < x < 1 ) となり、上記導電膜は上記 P  $t_{(1-x)} S i_{x} (0 < x < 1)$ を含む膜となるものであ

[0021]

### 【発明の実施の形態】

実施の形態1. この発明の実施の形態1について説明す る。図1(a)はこの発明による半導体装置の一断面を 示すものである。この半導体装置は、例えばDRAMの メモリセル部分に適応する発明であり、このメモリセル を構成するキャパシタの一方の電極と、これに接するG ND電位に接続されたA I 配線との接合部において、後 の熱処理の際の加熱によっても互いに反応し、キャパシ タ若しくは配線を構成する構成要素が劣化しないように することを主な目的とするものである。

【0022】図1(a)において符号1は半導体基板、 2は半導体基板1の表面に積層された層間絶縁膜、3は 半導体基板1の表面に選択的に形成された不純物領域で あり、この不純物領域3は、例えばMOSトランジスタ のソース/ドレイン領域に相当する。さらに、4は層間 絶縁膜2内に、不純物領域3に当接するように形成され たコンタクト、5は層間絶縁膜2上に、コンタクト4の 上部に接するように積層された拡散防止膜、6はキャバ シタの構成要素であり、拡散防止膜5の上面に接して形 成されPtを主成分とする物質からなる下部電極、7は 下部電極6及び拡散防止膜5の断面に付着形成された絶 縁物質からなるサイドウォールを示している。

【0023】また、8は下部電極6の表面を含む層間絶 縁膜2上に選択的に積層されたキャパシタを構成する強 誘電体若しくは髙誘電体膜のいずれかからなる誘電体 膜、9はキャパシタの構成要素であり誘電体膜8の表面 上に積層されるPtを主成分とする物質からなる上部電 極を示している。さらに、この上部電極9の表面には、

っている。

【0024】さらに、11は導電膜10の表面上を含む層間絶縁膜2の表面上に積層された層間絶縁膜、12は層間絶縁膜11上に形成されるA1配線14の一部で構成され、層間絶縁膜11内に、導電膜10に接する状態に形成されたA1コンタクトを示しており、少なくとも導電膜10に接する部分にはバリアメタル層13が形成されている。

【0025】図1(a)内のAlコンタクト12とキャパシタの上層配線9上に形成された導電膜10との接合 10部Aの拡大図を図1(b)に示す。図1(b)に示すように、導電膜10は3層構造からなる膜であり、その内の10aはAl配線14と上部電極9との熱処理時の反応を抑制するバリア層、10bは熱処理時にAl配線14と上部電極9とが反応した際の犠牲反応膜及びオーバーエッチングストッパーの役割を果たすストッパ膜、10cはこの導電膜10と層間絶縁膜22との密着性を向上させる密着層をそれぞれ示している。

【0026】また、バリア層10aは、Ti系、TiS  $i_x$ 系、Ta系、TaS  $i_x$ 系、W系、WS  $i_x$ 系の単体及び窒化物、酸化物、酸化窒化物若しくは $RuO_x$  (0  $\leq x \leq 2$ ) のうちのいずれかから構成されるものであり、さらにストッパ層10bは、Pt、Si、Pt  $_{(1-x)}$ S  $i_x$  (0  $\leq x \leq 1$ )、PtS  $i_x$  (0  $\leq x \leq 2$ )、 $RuO_x$  (0  $\leq x \leq 2$ ) (いずれの物質についてもxは他の層との相互関係によって決まる数値である。)のうちのいずれかから構成されるものであり、また密着層10cは、Ti系、TiS  $i_x$ 系、Ta系、TaS  $i_x$ 系、W系、WS  $i_x$ 系の単体及び窒化物、Si 単体のいずれかから構成されるものである。

【0027】その他、A1コンタクト12を構成するパリアメタル層13は、TiN/Ti(積層構造)膜、または $TiSi_*N_*(x,y)$ はいずれも他の層との相互関係によって決まる数値である。)のうちのいずれかから構成するものである。

【0028】また、図1(a)は、半導体装置の1つのメモリセルのうちの一部の断面図を示すものであるが、キャパシタの上部電極9は水平方向に広がった構造となっており、複数個のキャパシタの下部電極に対して1つの上部電極が形成された状態となる。よって、上部電極4010に接するように形成するA1配線14aは、少なくとも1つ形成しておくことで、この上部電極9を構成要素とする複数のキャパシタの一方の電極をGND電位とすることが可能であり、A1コンタクト12は、上部電極9のどの部分に接続することも可能である。

【0029】図1(c)は、図1(a)のキャパシタとA1配線との接続部が、メモリセルのどの部分に適応するかを示した図である。図1(c)に示すように、DRAMのメモリセルは、ゲート電極とワード線(WL)とが接続され、一方のソース/ドレイン電極にビット線

(BL)が接続されたの1つのMOSトランジスタ15 aと、一方の電極がGND電位点に接続され、対向電極がMOSトランジスタ15 aの他方のソース/ドレイン電極に接続されている。この構造のうち、キャパシタ15 bのGND電位側の電極とA1配線との接続部(発明適応箇所)に、この発明の技術を適用することで良好な電気特性が得られる。

【0030】次に、図1(a)、(b)に示す半導体装置の製造方法を図2(a)~(d)を参照して説明する。まず、図2(a)に示すように、半導体基板1の表面のメモリセルとなる領域上に選択的にイオン注入若しくは拡散によって不純物を注入若しくは拡散させ、不純物領域3を形成する。次に、層間絶縁膜2となるSiO、を被処理基板(半導体装置の未完成の状態のものを以下、被処理基板と称する。)上に4000点程度の膜厚となるように積層する。

【0031】さらに、不純物領域3上の層間絶縁膜2に対し、選択的にエッチングを行い、不純物領域3が少なくとも一部露出するようにコンタクトホールを形成し、20 このコンタクトホール内に導電物質を埋設することでコンタクト4を形成する。次に、コンタクト4の表面に接し、かつ層間絶縁膜2の表面上に拡散防止膜5となるTiN系の物質を用いたバリアメタルを500~1000 A程度の膜厚となるように積層し、さらにこの拡散防止膜5の表面上にキャバシタの下部電極6となるPt単体若しくはPtを主成分とする導電膜をスパッタリング法を用いて500~2000A程度の厚さとなるように積層する。

【0032】次に、下部電極6となるPtを主成分とする導電膜及び拡散防止膜5となる導電膜のうち、コンタクト4上に位置する部分を含んだ所定の領域を残し、他をエッチング除去する。その後、サイドウォール7となる絶縁膜を所定の膜厚となるように全面にCVD法によって積層し、次に異方性エッチングを行うことで上部電極6及び拡散防止膜5の断面に付着した部分のみを残してサイドウォール7を形成する。

【0033】次に、図2(b)に示すように、キャバシタの下部電極6、サイドウォール7及び層間絶縁膜2の表面に対し、例えばBST((Ba(1-x),Srx)TiO<sub>3</sub>)、BaTiO<sub>3</sub>、SrTiO<sub>3</sub>からなる高誘電体膜、PZT(Pb(Zr(1-x),Tix)O<sub>3</sub>)、PLT((Pb(1-x),Lax)TiO<sub>3</sub>)、PLZT((Pb(1-x),Lax)(Zr(1-x),Tiv)O<sub>3</sub>)、PbTiO<sub>3</sub>からなる強誘電体膜、またはY1系(Bi層状)強誘電体膜、Ta<sub>1</sub>O<sub>3</sub>(これらの構造式中のX、Yは適当な数値が当てはまる)のいずれかからなる誘電体膜8を500~1000点程度の厚さとなるように積層し、さらに上部電極9となるPtを主成分とする導電膜を200~400人好ましくは370人程度の厚さとなるように積層する。

50 【0034】その後、バリア層10a、ストッパ層10

11

b、密着層10cの3層構造である導電膜10を順次積 層する。このバリア層10aとしては、例えばTiSi Nを100Aの膜厚となるようにスパッタリング法によ って積層し、またストッパ層10bとしては、例えばP tを200~400A好ましくは300Aの膜厚となる ようにスパッタリング法によって積層し、さらに、密着 層10cとしては、例えばTiNを50~150A好ま しくは75Åの膜厚となるようにスパッタリング法によ って積層する。

【0035】次に、図2(c)に示すように、導電膜1 0上に、所定の形状(パターニング後の上部電極9の形 状) のレジストパターンを形成し、これをエッチングマ スクとして導電膜10及び上部電極9、誘電体膜8に対 して順次異方性エッチングを行い、所定の形状の上部電 極9を得る。このとき、上部電極9の表面全面には導電 膜10が積層された状態となる。次に、ここで用いたエ ッチングマスクを除去する。その後、半導体基板1の全 面にCVD法等によってSiO,からなる層間絶縁膜1 1を4000A程度の厚さとなるように積層する。

【0036】次に、図2(d)に示すように、上部電極 20 9の上部であり、下部電極6上ではない領域上に位置す るように、層間絶縁膜11内にコンタクトホールを形成 し、このコンタクトホールの内壁及び層間絶縁膜11の 表面上に、バリアメタル層13及びA1配線14を順次 積層し、所定の形状にパターニングを行う。

【0037】このバリアメタル層13は、スパッタリン グ法若しくはCVD法によって積層された、TiN/T iまたはTiSixNvからなる500~1000A程度 の膜厚の層であり、さらに、バリアメタル層13の表面 上に積層されるAI配線14は、AIをスパッタリング 法若しくはCVD法によって、コンタクトホール径が1 μm程度の場合に4000~6000Å程度の膜厚とな るように積層し、所定の形状となるように、写真製版と 異方性エッチングの処理を順次行い、パターニングする ことで得られる。以上のような工程を経ることで図1 (a)、(b) に示すような半導体装置を得ることが可 能となる。

【0038】上記の半導体装置の製造過程における、コ ンタクトホール形成時の図1(a)に示した領域Aの拡 大図を図3に示す。この図3に示すように、コンタクト 40 ホール12aを形成する場合は、層間絶縁膜11に対し て異方性エッチングを行うと、エッチングストッパーと なる導電膜10のうち、密着層10c及びストッパ層1 0 b の一部にまでエッチングされる場合がある。また、 導電膜10として、例示した物質以外の物質の組み合わ せを用いた場合では、密着層10cの一部のみがエッチ ングされ、他のストッパ層10b及びバリア層10aに はエッチングが全く及ばない場合など、様々な場合があ るが、複数の層からなる導電膜10を形成したことによ り、このコンタクトホール12aの開口の際にキャパシ 50 ては、半導体基板1の表面に形成された不純物領域3と

タを構成する上部電極9にまでエッチングが及ぶことを 抑制できる上、キャパシタ電極の膜厚が減少することを 抑制でき、また電極の膜質の劣化を抑制することも可能 である。

【0039】また、上記の例では導電膜10を構成する バリア層10aとしてTiSiNを積層した例を示した が、膜厚75点のTiNを450℃で酸素雰囲気中にお いて20分程度の処理を行って得られるTi(O)N膜 (一部が酸化されたチタンナイトライド膜であり、Ti 10 系の窒化酸化物に相当する膜)で構成するととによって も、上記の例のものと同様の効果を奏する図1(a)、 (b) に示すような半導体装置を得ることが可能とな

【0040】さらに、この発明による半導体装置の例と して、図1のように、キャパシタの下部電極6とA1コ ンタクト12が互いに重畳しないように配置された場合 を示したが、また別の例として、図4(a)に示すよう に、キャパシタに接続するAl配線l4a及びバリアメ タル層13aから構成されるコンタクト12bを、コン タクト4の上部、また下部電極6の上部に配置すること も可能であり、このように配置することによって、メモ リセルが占める垂直方向の寸法を変化させることなく水 平方向の寸法の微細化が可能であり、より微細化された 半導体装置を得ることが可能である。

【0041】また別の例として、図4(b) に示すよう な構造をとることも可能である。図4(b)において、 符号3a、3bはMOSトランジスタを構成するソース **/ドレイン領域、14cはソース/ドレイン領域3bに** 接続されたA1配線、16は半導体基板1の表面の不活 性領域に形成されたLOCOS分離膜、17はソース/ ドレイン領域3a、3b間に挟まれたチャネル領域上に 積層されたゲート絶縁膜、18はゲート絶縁膜17上に 形成されたゲート電極をそれぞれ示している。この図4 (b) に示すように、MOSトランジスタの一方のソー ス/ドレイン領域3aに接続されたAI配線14bとキ ャパシタの上部電極9との接続部にこの発明を適用し、 導電膜10を介在させることも可能であり、同様の効果 を奏することは言うまでもない。

【0042】また、図5に示すように、導電膜10を成 膜しているため、コンタクトホール12aの開口と同時 に、メモリセル形成領域以外の領域に、層間絶縁膜11 の表面から半導体基板 1 の表面までの深さのコンタクト ホール12cを開口する場合も、コンタクトホール12 aの底面部をオーバーエッチングすることなく、上部電 極9の膜厚を減少させず、良好な電気特性のキャパシタ を得ることが可能である。

【0043】また、この発明による半導体装置のうち、 不純物領域3とキャパシタの下部電極6とをコンタクト 4を介することで接続した構造をとっているものについ 下部電極6との電気的接続に必要となるのはコンタクト4のみの短い配線である。これに対し、従来の技術として例示した半導体装置の構造は、半導体基板の表面のソース/ドレイン領域(不純物領域)とキャバシタの上部電極を接続しているため、これらを接続する配線も発明のものよりも長くなり配線抵抗が増大する上、その配線の配置場所を確保しなくてはならないため、素子の高集積化に適した構造になっていない。このことからも、この発明による半導体装置の構造の方がより効率的な構造

【0044】実施の形態2.次に、この発明の実施の形態2について説明する。実施の形態1において説明した半導体装置は、Alコンタクト12とキャパシタの上部電極9との間に、パリア層10a、ストッパ層10b、密着層10cからなる3層構造の導電膜10を介在させていた。しかし、この実施の形態2において説明する半導体装置の導電膜10はバリア層10aと、Siを含んだ物質からなるストッパ層10bとの2層構造からなることを特徴としている。

であることが分かる。

【0045】図6に、実施の形態2の半導体装置の構造 20の、A1コンタクト12と上部電極との接続部を含む領域Aの断面図を示す。この図6と、図1(b)との相違点は、上述した通り、導電膜10に密着層10cが含まれていないという点であり、また、ストッパ層10bは、Si、Pt(1-x)Six(0<x<1)(xは他の層との相互関係によって決まる数値である。)から構成され、必ずSiを含んだ物質とするものである。

【0046】図6の構造を含む半導体装置の他の構造は実施の形態の図1(a)に示したもと導電膜10の構成以外は同様であり、その変形例である図4(a)、図4(b)に示したような構造をとることも可能である。また、その製造方法は、実施の形態1において示した製造方法と類似しており、実施の形態1において示した製造方法のうちの密着層10cの形成工程を含まず、例えばストッパ層10bとしてSiを含むPt<sub>(1-x</sub>,Si<sub>x</sub>(0<x<1)又はSi単層からなる膜を成膜する方法に等しい。

【0047】この実施の形態2による半導体装置は、密着層10bがSiを含んだ膜から構成されているために、密着層10cを形成していなくても、その上層の層 40間絶縁膜11との密着性を十分に確保できる。さらに、ストッパ層10bの本来の機能である、コンタクトホール12a開口時のエッチングストッパーとしての役割と、熱処理時における犠牲反応膜としての役割、さらに、バリア層10aの本来の役割である、Alコンタクト12とPtからなる上部電極9との、熱処理時における反応を抑制することが可能であり、良好な電気特性のキャパシタを得ることが可能である。

【0048】なお、上記の説明においては、実施の形態 としている。従って、従来の構造では問題とされなかっ 1の場合と同様に、一例としてDRAMメモリセルを構 50 た上部電極と、その上部に積層された層間絶縁膜11と

成するキャパシタとGND電位点に接続されるA1配線との接続部である、A1とPtとの間に導電膜10を配置したが、例えば、従来の技術にあるように、MOSトランジスタの一方の電極に接続されたA1配線とキャパシタの一方の電極との接続部にこの発明を用いることも可能であることは言うまでもない。

【0049】実施の形態3.次に、この発明の実施の形態3について説明する。実施の形態1では導電層10は3層構造の膜として、また実施の形態2では導電層10は2層構造の膜として形成していた。ここで説明する実施の形態3の半導体装置の導電層10は、バリア層10aのみから構成されることを特徴としている。

【0050】図7(a)と、この図7(a)中の領域Aの拡大図である図7(b)に実施の形態3の半導体装置の断面図を示す。図において、既に用いた符号は同一符号、若しくは相当部分を示しており、バリア層10aは実施の形態1及び実施の形態2において構成要素として用いられるバリア層10aと同じ物質であり、Ti系、TiSix系、Ta系、TaSix系、W系、WSix系の単体、及び窒化物、酸化物、酸化窒化物若しくはRuOx(0 $\le$ x $\le$ 2)のうちのいずれかから構成されている。

【0051】上記のような構成の半導体装置の製造方法は、実施の形態1において示した製造方法の、密着層10c及びストッパ層10bを形成しない製造方法に等しい。

【0052】この実施の形態3による半導体装置においては、導電膜10として、Alコンタクト12と、Ptからなる上部電極9との間にバリア層10aを介在させ、高温の熱処理を加えられた場合においても、AlとPtとの反応を抑制し、キャパシタを構成する電極の膜質を劣化させることがない。従って良好な電気特性のキャパシタを形成することが可能となる。

【0053】また、この半導体装置は、上部電極9とAI配線14との接続部のみではなく、上部電極9の全面にバリア層10aを積層しているため、その表面に積層される層間絶縁膜11との密着性が向上している。バリア層10aを構成する物質は、既に他の実施の形態において説明した密着層10cを構成する物質と類似、若しくは同一の性質を有しており、十分に密着層10cとしての役割を兼ね備えた膜質を持つものである。

【0054】との発明による半導体装置は、従来の技術に示したメモリセルの構造と異なり、MOSトランジスタのソース/ドレイン領域となる不純物領域3とキャバシタの下部電極6とが接続され、キャパシタの上部電極9がGND電位を供給するAI配線14と接続されている構造をとることで、下部電極8と比較して広い面積を持つ一続きの上部電極9を複数の下部電極6の対向電極としている。従って、従来の構造では問題とされなかった上部電極4

の密着性を十分に確保することが必要となる。

【0055】そこで、層間絶縁膜11との密着性を向上 させるバリア層10aを設けることで、はがれの生じな い良好な形状の半導体装置を得ることが可能になる。ま た、上記のような構造のメモリセルとすることで、高集 積化も可能になっており、従来の技術に示された半導体 装置の構造と比較して、との発明に開示された技術の方 が半導体技術の進歩により適した構造であると言える。 【0056】また、バリア層10aを設けたことで、熱 処理時においてもA I 配線 I 4 を構成するA I と上部電 10 極9を構成するPtとの反応を抑制でき、キャパシタ電 極の膜質の劣化を抑制でき、良好な電気特性のキャパシ タを得られるということは言うまでもない。

15

【0057】実施の形態4.次に、この発明の実施の形 態4について説明する。既に説明した実施の形態3の半 導体装置の構造では、Alコンタクト12と上部電極9 との間に介在させてバリア層10aを設ける技術につい て説明した。この実施の形態4では、既に説明した実施 の形態1において、密着層10cとして例示したSi単 体のみからなる導電膜 10をAlコンタクト12と上部 電極9との間に介在させる技術について説明する。

【0058】実施の形態4による半導体装置の構造は図 8に示す通りであり、図において、既に用いた符号のう ち既に用いた符号と同一符号は同一、若しくは相当部分 を示しており、との実施の形態4においては、密着層1 0 c は、S i 単体から構成されている。

【0059】図8のように構成された半導体装置におい ては、上部電極9と層間絶縁膜11との間に密着層10 cを介在させたことで両者の密着性を向上させることが 可能であり、さらに、この密着層10 cを設けること で、A1コンタクト12とPtからなる上部電極9とを 直に接触させることがないため、熱処理時における両者 の反応を抑制でき、キャパシタ電極の膜質を良好に保つ ことが可能となるという効果がある。

【0060】なお、実施の形態1においては密着層10 cとしてSi単体の他に、Ti系、TiSix系、Ta 系、TaSix系、W系、WSix系の単体及び窒化物を 開示したが、それらの物質については、実施の形態3に おいて示したバリア層10aを構成する物質と全く同じ 物質であるため、この実施の形態4に適応する密着層1 0 c の構成物質としてはS i 単体のみを示している。

【0061】実施の形態5.次に、実施の形態5につい て説明する。との実施の形態5の半導体装置と、実施の 形態1の半導体装置の図1(a)に示した断面構造とは 類似しており、との実施の形態5の半導体装置との相違 点は導電膜10が、RuOx(0≤x≤2)からなるス トッパ膜10dを含むという点にある。図1(a)に示 す半導体装置のAIコンタクト12と上部電極9との接 続領域Aの拡大図を図9(a)に示す。図9(a)にお いて、既に説明した符号と同一符号は同一、若しくは相 50 構造の半導体装置を形成した場合、また不純物領域3と

当部分であり、3層構造の導電膜10を構成する1つの 層であるストッパ膜10dがRuOx(0≦x≦2)か ら構成されている点に特徴がある。

【0062】図9(a)に示す構造の半導体装置を得る 方法は、ストッパ膜10dとしてRuOxをスパッタリ ング法若しくはCVD法によって成膜する工程以外は、 実施の形態1に示した製造工程と同様である。RuO, (0≤x≤2)からなるストッパ膜10dは、A1コン タクト12を形成するためのコンタクトホール開口時の エッチングストッパーとして、またAIコンタクト12 を形成後の髙温(500℃程度の温度)熱処理の際に、 AI配線14を構成するAlと上部電極のPtとを反応 させないための犠牲反応膜としての役割を果たす性質を 持っている。

【0063】との実施の形態5による半導体装置は、A 1配線14を構成要素とするAlコンタクト12とキャ パシタのPtからなる上部電極9との間に、バリア膜1 0a、RuOx(0≤x≤2)からなるストッパ膜10 d、密着層10cを形成しているため、Al配線14を 形成した後に髙温熱処理を加えた場合においても、A1 とPtとの反応を抑制し、キャパシタ電極の膜質を劣化 させることなく、良好な電気特性の半導体装置を得るこ とが可能となる。

【0064】さらに、また上記の半導体装置の変形例と して、図9(b)に示すような半導体装置を形成すると とも有効である。この図9(b)の構造は導電膜10と してストッパ膜10dと密着層10cを積層したもので ある。このように、導電膜10をストッパ層10dと密 着層10cにより形成した場合でも、ストッパ層10d であるRuOx(0≤x≤2)が、バリア層としての性 質も兼ね備えているため、高温熱処理時においてもA1 とPtとの反応を抑制し、キャパシタ電極の膜質が劣化 することはない。従って、ストッパ層10dと密着層1 0 c の 2 層構造の導電膜 1 0 を構成する場合も、良好な 電気特性の半導体装置を得ることが可能である。

【0065】また、上記の説明においては、キャパシタ の上部電極9とGND電位点に接続されたA1配線14 とが電気的に接続された構造の半導体装置について説明 したが、例えば、従来の技術に開示されたように、半導 体基板の表面に形成された不純物領域(ソース/ドレイ ン領域)の電位が供給されるAI配線とキャバシタの上 部電極とが接続された半導体装置の、AI配線と上部電 極との接続領域に、RuO、(0≤x≤2)をストッパ 層として含む導電膜を介在させ、良好な電気特性の半導 体装置を得ることも可能である。

【0066】実施の形態5の発明についても、キャパシ タを構成する下部電極6とAlコンタクト12が互いに 重畳していない状態の断面図を用いて説明を行ったが、 下部電極6上にA1コンタクト12が配置されたような キャパシタの上部電極とを接続するような構造の半導体 装置として形成した場合も同様の効果が得られることは 言うまでもない。

【0067】実施の形態6.次に、この発明の実施の形 態6について説明する。既に説明した実施の形態1にお いては導電膜10を構成するストッパ層10bがいずれ も単層である例を示したが、この実施の形態6では、ス トッパ層を複数層で構成する場合を示す。この実施の形 態6の半導体装置の構成は図1に示すものに類似してお り、ストッパ層の構成のみが異なっている。

【0068】導電膜10の形成直後の図を図10(a) に示す。図10(a)において、符号12dはコンタク ト(Alコンタクト)形成位置を示しており、また符号 19はPt層19aとSi層19bを含むストッパ層を それぞれ示している。このPt層19aは200~40 0 A好ましくは300 A程度の膜厚に、Si層19bは 500~1000A好ましくは600A程度の膜厚とな るように形成されている。この図に示すように、ストッ バ層19を積層後、高温熱処理を加えていない段階では ストッパ層19はPt層19aとSi層19bの2層か 20 ら構成される。

【0069】また上部電極9は200~400A好まし くは370A程度の膜厚のPtにより構成し、パリア層 10aは50~200A好ましくは75A程度の膜厚の Ti(〇)Nによって構成し、また密着層10cは50~ 150A好ましくは75A程度の膜厚のTiNにより構 成する。

【0070】導電膜10を形成後、AIコンタクト12 を形成した段階での、図10(a)の領域Bの拡大図を 図10(b)~(e)に示す。 コンタクトホール12a 内にAlコンタクト12を形成し、その上部にAl配線 (図示せず)をパターニングするまでには少なくとも 1 度は加えられる高温熱処理の際にPt層19aとSi層 19bの接合面において両者が反応し、Ptax,Six 層20(0<x<1)が形成され、ストッパ層19はP t<sub>(1-x)</sub> S i x 層 2 0 を含む膜となる。

【0071】このPt(1-x, Six層20がとりうる配置 は4 通りあり、半導体装置が完成した時にいずれの構造 となるかは半導体装置の他の構成、その製造方法に依存 し、微妙に変化する。Pt(1-x, Six層20の配置は、 図10(b)に示すように、Pt層19aの一部とSi 層19bの一部が反応し、未反応のPt層19a、Si 層19 b に挟まれた状態にP t (1-x) S i x 層20が形成 されるパターン、図10(c)に示すように、Pt層1 9a全部とSi層19bの一部が反応し、未反応のSi 層19bがPt(1-x)Six層20上に残るパターン、図 10 (d) に示すように、Pt層19aの一部とSi層 196全部が反応し、未反応のPt層19a上にPt (1-x) Six層20が配置されるパターン、図10(e) に示すように、Pt層19aとSi層19bの全てが反 50 t、Siに挟まれた状態にPt(1-x, Six層20が配置

応し、Pt(1-x, Six 層20のみがストッパ層として形 成されるパターンのうち、いずれかとなる。

【0072】最終的に得られる構造が図10(b)~ (e)のいずれのものとなる場合も、その半導体装置の 製造過程において、実施の形態1の場合と同様にA1コ ンタクト12を良好な状態に形成することが可能であ り、コンタクトホールの開口の際にキャパシタを構成す る上部電極9にまでエッチングが及ぶことを抑制できる 上、キャパシタ電極の膜厚が減少することを抑制でき、 10 また電極の膜質の劣化を抑制することも可能であり、ス トッパ層 1 9 が最終的に P t (1-x) S i x 層 2 0 を含む構 造となることによる不都合は全くないことが分かる。 【0073】また、図10においては、導電層10の最 上層に密着層 10 c を形成した例を示したが、密着層 1 0 cを形成せずに、導電膜10をバリア層10aとスト ッパ層19のみから導電膜10を構成することも可能で ある。ストッパ層19の表面は、図10において示した ように、Si層19b若しくはPtc1-x,Six層20に より構成されるため、少なくともSiを含んでおり、上

【0074】実施の形態7.次に、この発明の実施の形 態7について説明する。実施の形態7による半導体装置 は、キャパシタを構成する一方の電極と、この電極に電 気的に接続されるAI配線との間に介在させる導電膜 1 0の最も良好な組み合わせの一例を示すものであり、半 導体装置の全体的な構造は図1に示すものと類似してい る。図11(a)は図1中の領域Aの拡大図に相当して おり、形成直後の高温熱処理を加えていない段階では、 30 導電膜10はTiSiNからなるパリア層10aと、そ の上に積層されたPtからなるストッパ層10bと、さ らに上層に積層されたSiからなる密着層10cの積層 構造をとっている。

層に積層されるシリコン酸化膜からなる絶縁膜との密着

性を十分に確保できるためである。

【0075】また導電膜10を構成するそれぞれの構成 要素の膜厚は、バリア層10aが100A、ストッパ層 10 bが300 A、密着層10 cが600 A程度の膜厚 となるようにし、また導電膜10の下層に配置される上 部電極はPtにより構成し、膜厚370A程度膜厚とす

【0076】図11(a)のような導電膜10を形成し 40 た後、Alコンタクト12を形成するまでに、少なくと も1度の高温熱処理が加えられ、このときストッパ層1 Obを構成するPtと、密着層10cを構成するSiと が反応し、それらの膜の一部若しくは全部がPt(1-x) Si<sub>x</sub>層20となる。

【 0 0 7 7 】図 1 1 ( a ) 中の領域 B の半導体装置完成 時の(高温熱処理後の)構造は図ll(b)~(e)に 示すバターンのいずれかとなる。まず図11(b)の場 合は、Ptの一部とSiの一部が反応し、未反応のP

に、バリア層を構成する物質は密着層と類似若しくは同 じ物質であるため、層間絶縁膜との密着性も十分に確保

され、図11(c)の場合は、Pt全部とSiの一部が 反応し、未反応のSiがPt<sub>(1-x)</sub>Si<sub>x</sub>層20上に残る 状態となり、図11(d)の場合は、Ptの一部とSi 全部が反応し、未反応のPt上にPt(1-x, Six層20 が配置され、図11(e)の場合は、PtとSiの全て が反応し、Pt,,,,,Si,層20のみがストッパ層10 b及び密着層10cに対応する層として形成された状態 となる。

【0078】なお、上記の4通りの構造のうち、最終的 にどの構造となるかは、導電膜10を成膜後、どのよう な構造を形成して、どのような処理が加えられるかによ って微妙に変化する。以上、示したように、導電膜10 のバリア暦10aを1000Åの厚さのTiSiNで、 ストッパ層10bを300人の厚さのPtで、密着層1 Ocを600Aの厚さのSiにより構成することで、コ ンタクトホールの開口の際にキャパシタを構成する上部 電極9にまでエッチングが及ぶことを抑制できる上、キ ャパシタ電極の膜厚が減少することを抑制でき、また電 極の膜質の劣化を抑制することも可能であり、最も良好 な電気特性の半導体装置を得ることが可能である。

【発明の効果】以下に、との発明の各請求項の効果につ いて記載する。この発明の請求項1による半導体装置 は、A1配線とPtからなるキャパシタ電極との間にバ リア層、ストッパ層、密着層からなる導電膜を配置する ことによって、A 1 配線形成のためのコンタクトホール 開口の際のオーバーエッチングによるキャパシタ電極の 膜厚減少を抑制することができ、また、コンタクトホー ル内にAIを埋め込んだ後の熱処理の際もAIとPtと シタを得ることが可能となる。

【0080】また、この発明の請求項2による半導体装 置は、AI配線とPtからなるキャパシタ電極との間に バリア層、ストッパ層からなる導電膜を配置し、ストッ バ層として、その上層に積層される層間絶縁膜との密着 性が高いSiを含む導電物質を用いたことによって、層 間絶縁膜との密着性を十分に保った状態とできる。また A 1 配線形成のためのコンタクトホール開口の際のオー バーエッチングによってキャパシタ電極の膜厚減少を抑 制し、コンタクトホール内にA1を埋め込んだ後の熱処 40 理の際のAlとPtとの反応を抑制することができ、良 好な電気特性のキャバシタを得ることが可能となる。

【0081】さらに、との発明の請求項3による半導体 装置は、Al配線とPtからなるキャパシタ電極との間 にバリア層を配置することで、AI配線形成のためのコ ンタクトホール開□の際のオーバーエッチングによって キャパシタ電極の膜厚が減少することを抑制でき、ま た、コンタクトホール内にAIを埋め込んだ後の熱処理 の際もAIとPtとの反応を抑制することができ、良好 な電気特性のキャパシタを得ることが可能となり、さら 50 を形成後、バリア層、ストッパ層、密着層を順次積層し

できる。 【0082】また、この発明の請求項4による半導体装 置は、AI配線とPtからなるキャパシタ電極との間に Si単体からなる密着層を配置することで、その上に積 層される層間絶縁膜との密着性を十分に確保することが 可能であり、AIとPtとを直接密着させることがない ため、熱処理時におけるAlとPtとの反応を抑制で 10 き、良好な電気特性のキャパシタを得ることが可能であ

【0083】さらに、この発明の請求項5による半導体 装置は、AI配線とPtからなるキャパシタ電極との間 に、バリア層とエッチングストッパ層及び犠牲反応膜と しての性質を備えたRu〇、(0≦x≦2)からなるス トッパ層、密着層を順次積層した2層構造の導電膜を配 置したため、バリア層を形成することなく良好な電気特 性のキャパシタ電極を得ることが可能である。

【0084】また、この発明の請求項6の発明による半 20 導体装置は、DRAMメモリセルを構成するキャパシタ のGND電位を給電される側のPtからなる電極(上部 電極)と、この上部電極の上部に接続されるGND電位 のAI配線との接続部に導電膜を介在させることで、熱 処理を加えた場合もPtとAlが互いに反応することな く、良好な電気特性のキャパシタを得ることが可能であ り、また、GND電位点に接続される電極を上部電極と するように配置することで、メモリセルの高集積化が可 能となる。

【0085】さらに、この発明の請求項7の発明による の反応を抑制することができ、良好な電気特性のキャパ 30 半導体装置は、DRAMメモリセルを構成するキャパシ タの一方のソース/ドレイン領域の電位を給電される側 のPtからなる電極(上部電極)と、この上部電極の上 部に接続される一方のソース/ドレイン領域の電位のA 1 配線との接続部に導電膜を介在させることで、熱処理 を加えた場合もPtとAIが互いに反応することなく、 良好な電気特性のキャパシタを得ることが可能である。 【0086】また、この発明の請求項8の発明による半 導体装置は、形成直後の導電膜の構成にPtとSiの積 層構造を含む場合、半導体装置完成までに加えられる熱 処理によってPtとSiが反応し、Pt(1-x, Si,を形 成しても導電膜としての膜質は劣化することなく、Al 配線形成のためのコンタクトホール開口の際のオーバー エッチングによるキャパシタ電極の膜厚減少を抑制する ことができ、また、コンタクトホール内にAlを埋め込 んだ後の熱処理の際もAIとPtとの反応を抑制すると とができ、良好な電気特性のキャパシタを得ることが可 能となる。

> 【0087】さらに、この発明の請求項9の発明による 半導体装置の製造方法によれば、キャパシタの上部電極

21

て導電膜を形成するため、この導電膜上に積層された層 間絶縁膜内にコンタクトホールを形成する際に導電膜が エッチングストッパーとなり、コンタクトホールの底面 下には少なくともバリア層が残る。よってコンタクトホ ール内にAlを充填後、熱処理を行った場合でもAlと Ptとの間に介在するバリア層のため、両者が反応する ことがなく、良好な電気特性のキャパシタを得ることが 可能となる。

【0088】また、この発明の請求項10による半導体 装置の製造方法によれば、キャパシタの上部電極を形成 10 後、RuOx(0≦x≦2)からなるストッパ層、密着 層を順次積層して導電膜を形成し、次に、との導電膜上 に積層された層間絶縁膜内にコンタクトホールを形成す る際に導電膜がエッチングストッパーとなり、コンタク トホールの底面下には少なくともストッパ層が残る状態 となる。RuOxからなるストッパ層はバリア性を有し ており、コンタクトホール内にAIを充填後、熱処理を 行った場合でもAIと上部電極を構成するPtとが反応 することがなく、良好な電気特性のキャパシタを得ると とが可能となる。

【0089】さらに、この発明の請求項11の発明によ る半導体装置の製造方法によれば、キャパシタの上部電 極を形成後、バリア層、Siを含むストッパ層を順次積 層して導電膜を形成し、次に、この導電膜上に積層され た層間絶縁膜内にコンタクトホールを形成する際に導電 膜がエッチングストッパーとなり、コンタクトホールの 底面下には少なくともバリア層が残る状態となるため、 コンタクトホール内にAIを充填後、熱処理を行った場 合でもAIと上部電極を構成するPtとが反応すること がなく、良好な電気特性のキャパシタを得ることが可能 30 9. 上部電極 となり、またストッパ層がSiを含んだ物質から構成さ れるため、上層のSiO,から構成される層間絶縁膜と の密着性も十分に確保することが可能となる。

【0090】また、この発明の請求項12の発明による 半導体装置の製造方法によれば、形成直後の導電膜の構 成にPtとSiの積層構造を含む場合、半導体装置完成 までに加えられる熱処理によってPtとSiが反応し、 Pt(1-x)Sixを形成しても導電膜としての膜質は劣化 することなく、A1配線形成のためのコンタクトホール 開口の際のオーバーエッチングによるキャバシタ電極の 40 膜厚減少を抑制することができ、また、コンタクトホー ル内にAIを埋め込んだ後の熱処理の際もAIとPtと の反応を抑制することができ、良好な電気特性のキャパ シタを得ることが可能となる。

#### 【図面の簡単な説明】

【図1】 この発明の実施の形態1の半導体装置を示す ものである。

【図2】 この発明の実施の形態1の製造フローを示す

ものである。

【図3】 この発明の実施の形態1の半導体装置を示す ものである。

【図4】 この発明の実施の形態1の半導体装置を示す ものである。

【図5】 この発明の実施の形態1の半導体装置を示す ものである。

【図6】 この発明の実施の形態2の半導体装置を示す ものである。

【図7】 との発明の実施の形態3の半導体装置を示す ものである。

【図8】 この発明の実施の形態4の半導体装置を示す ものである。

【図9】 この発明の実施の形態5の半導体装置を示す ものである。

【図10】 この発明の実施の形態6の半導体装置を示 すものである。

【図11】 この発明の実施の形態7の半導体装置を示 すものである。

20 【図12】 従来の技術を示す図である。

【符号の説明】

1. 半導体基板

2、11.層間絶縁膜

3. 不純物領域

4、12b. コンタクト

5. 拡散防止膜

6. 下部電極

7. サイドウォール

8. 誘電体膜

10. 導電膜

10a. バリア層

10b、10d、19. ストッパ層

10c. 密着層

12. A 1 コンタクト

12a、12c. コンタクトホール

12 d. コンタクト形成領域

13、13a、バリアメタル層

14、14a. A1配線

15a、MOSトランジスタ

15b. キャパシタ

16. LOCOS分離膜


17. ゲート絶縁膜


18. ゲート電極


19a. Pt層


19b. Si層

20. Pt<sub>(1-x</sub>, Si<sub>x</sub>層









フロントページの続き

(51) Int.Cl.<sup>6</sup>

識別記号

H01L 27/04 21/822

(72)発明者 藤田 靖

兵庫県伊丹市瑞原四丁目1番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内

FΙ

HO1L 27/10

621B

(72)発明者 瀧 浩章

兵庫県伊丹市瑞原四丁目1番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内

(72)発明者 柏原 慶一朗

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内